近年来，随着人工智能的快速发展，AI 算力中心的能耗急剧上升，电力供应也面临巨大压力。
此前，特斯拉创始人兼 CEO 埃隆·马斯克曾对 AI 所面临的瓶颈做出预测。他认为，AI 第一个阶段的瓶颈在算力芯片，而下一阶段的瓶颈将是电源管理。马斯克指出，“电力供应可能将不足以为越来越多的 AI 芯片供电。”
AI 服务器集群的电力管理问题亟待解决，而电源管理系统占据算力中心可观的空间，严重限制了算力服务器的算力密度提升。
近期，北京大学沈波教授和魏进研究员团队的一项研究为解决电源管理芯片的瓶颈提供了新的思路，也为未来 AI 算力中心的电力管理提供了新的技术路径。
他们提出了一种极化增强电离技术，通过极化电场诱导受主完全电离，显著提高了氮化镓（GaN）基 p 沟道场效应晶体管（p-FET，p-channel Field Effect Transistor）的载流子浓度及驱动电流密度。
在 2 微米栅长下，p-FET 展现出高达 23mA/mm 的最大电流（Imax）、6.5×107 的电流开关比（ION/IOFF）、89mV/dec 的低亚阈值斜率以及可忽略的阈值电压迟滞。
（来源：魏进）
此外，研究人员还展示了将 GaN 功率高电子迁移率晶体管与 GaN 互补逻辑缓冲器的单片集成，进一步证明了 GaN 互补逻辑电路在电源管理芯片的潜力。
通过解决 GaN 中 p 型掺杂电离率低的难题，该研究实现了高性能 GaN 互补逻辑电路，展示了完备的逻辑门电路功能，并且其单级时延仅为 13ns，是目前公开报道的 GaN 互补逻辑电路的最小值。
魏进表示：“未来的高速高压电源管理系统，开关频率将达到 MHz，我们所实现的 13ns 时延已经足够快，有望应用在电源管理系统，并大幅度提升其功率密度。”
实现目前公开报道的 GaN 互补逻辑电路最小时延
GaN 互补逻辑是实现高密度功率集成电路的关键技术，对于推动电源管理系统的效率提升及体积微缩化发展具有重要的意义。
然而长期以来，由于缺乏高性能的 p 沟道晶体管，GaN 集成电路难以采用高效率的互补逻辑架构，限制了高密度低损耗的功率集成电路芯片的实现。
GaN 基 p 沟道晶体管的关键技术难点在于，宽禁带半导体 GaN 中受主电离能较大，因此受主杂质电离产生载流子的比率仅为 10% 左右。
为此，该团队以解决 GaN 基 p 沟道晶体管电流密度低的问题为目标开始了这项研究。他们最初的方案是通过增加沟道厚度来提升载流子浓度，然而，这个方案对器件工艺提出了较高的要求，在量产方面面临较大的挑战。
极化增强技术的提出源于一次偶然的发现。最初，该课题组成员李腾在研究中尝试插入一层氮化铝（AlN）极化层来形成能量势垒，通过抑制载流子从器件背部穿过，降低关态漏电流。
然后，研究人员意外地发现了极化增强电离效应：极化层在器件中引入了内建电势，将 GaN 中费米能级的位置抬高到了受主态之上，从而使得受主态发生了完全电离。
（来源：IEDM）
GaN 是一种宽禁带半导体，其受主杂质电离能较高，导致 p 型 GaN 中受主杂质的电离率较低，费米能级接近价带，受主杂质能级与费米能级相当或略高于费米能级。
当在 p 型 GaN 中插入 AlN 极化层，极化电场产生内建电势会使 AlN 下方的能带下移，而 AlN 上方的能带则上移。对于下方的 p 型 GaN，在能带下移后，受主杂质能级位于费米能级下方，根据玻尔兹曼分布规律，受主能级将全部被电子占据，即受主能级完全电离。
电离产生的空穴在极化电场的作用下，转移到 AlN 极化层上方，形成一个高浓度高迁移率二维空穴气沟道，从而显著提高了 p 沟道晶体管的电流密度。
魏进解释说道：“宽禁带半导体中杂质电离能较高是其固有难题，因此我们将研究重点转移到通过极化效应增强受主电离率上，进而制备出高电流密度的 GaN 基 p 沟道晶体管。”
（来源：IEDM）
需要了解的是，互补逻辑电路的最重要参数是每一级逻辑电路的平均时延，而这与逻辑电路中器件的驱动电流密度有关。在此前的文献中，GaN 互补逻辑电路中 p 沟道晶体管在工作电压下，电流密度最大约为 1.6mA/mm，单级时延最小为 37ns。
而本研究中的 GaN 互补逻辑电路中，p 沟道晶体管在工作电压下电流密度为 4.7mA/mm，单级时延为 13ns，相较文献中的性能实现了大幅度提升。
此外，为确保芯片工艺具备较高的一致性，研究人员设计了一种自停止工艺来控制器件制备过程的刻蚀过程，最终实现了 15 级的环振电路。
近日，相关论文以《低时延极化增强氮化镓互补逻辑电路》（Polarization Enhanced GaN Complementary Logic Circuits with Short Propagation Delay）为题，发表于在美国旧金山举办的第 70 届国际电子元件会议（IEDM，International Electron Devices Meeting）[1]。
北京大学博士生李腾是第一作者，魏进研究员和沈波教授担任共同通讯作者。
图丨相关论文（来源：IEDM）
有望在两年内完成产业化验证
GaN 功率集成技术具有广阔的应用前景。一方面，它能够用于 AI 服务器集群的电力管理，有望有效降低电力损耗、减少废热的产生，并大幅度简化算力中心的散热系统设计。
另一方面，该技术能够有效提升电源电路的工作频率，实现电源系统的微型化，从而为有效提高算力中心的算力密度提供新的可能性。
目前，数字逻辑电路大多数采用硅材料制备，然而硅半导体在高温或强辐照环境下性能受限。相对而言，GaN 材料具有远高于硅的禁带宽度，因而能够在更高温度下工作。
从长远来看，GaN 互补逻辑电路有望大幅度拓展集成电路的应用范围，例如在国土探测、金星探测、汽车电子等高温环境下，为有效降低散热或冷却需求提供解决方案。
目前，GaN 基功率晶体管已经较为成熟。据介绍，该课题组所开发的技术仅需要在已有工艺基础上进行少量更改，因此可以保持较低的制造成本。
当下，该团队已与国内多家企业开展合作，并设定了多个联合研发项目，其现阶段的重点是提升工艺的均匀性以及芯片的可靠性验证。“电源管理芯片对于可靠性要求较高，我们希望能在未来 1 至 2 年内完成产业化验证。”魏进表示。
实现万伏级 GaN 功率晶体管
据悉，本次 IEDM 大会展现了一系列 GaN 器件新技术，包括：英特尔的 12 英寸晶圆上的 GaN 晶体管、美国康奈尔大学的新型铝钪氮/氮化镓（AlScN/GaN）异质结晶体管，美国斯坦福大学的 GaN 垂直型晶体管器件，日本松下公司的 GaN 金属氧化物半导体场效应晶体管器件，以及中国香港科技大学的新型增强型 GaN 晶体管。
与此同时，中国大陆的科研团队也在 GaN 功率器件领域取得了显著突破。北京大学、南京大学、中国科学技术大学和南方科技大学均展示了最新的研究成果。魏进表示：“这说明中国大陆在此领域已经逐渐成为主要的技术创新者。”
同样在本次 IEDM 大会上，魏进课题组在另一项研究中提出了一种 GaN 超结功率器件技术 [2]。该技术通过超结的电荷平衡实现了均匀的电场分布，一方面消除了动态电阻退化，另一方面大幅提升了单位尺寸下器件耐压能力，耐压能力超过 1 万伏。
值得关注的是，其性能已经超越其竞争对手碳化硅的理论极限，成为目前公开报道品质因数最高的高压功率器件。
在同等传输功率下，通过提升电压等级可以降低传输电流，从而显著降低电力传输的损耗。该技术有望应用于智能电网、新能源技术和电动汽车等领域。
（来源：IEDM）
近日，相关论文以《10-kV 增强型氮化镓横向超结晶体管》（10-kV E-mode GaN Lateral Superjunction Transistor）为题发表在 IEDM 大会[2]。
北京大学博士生杨俊杰是第一作者，魏进研究员和沈波教授担任共同通讯作者。
图丨相关论文（来源：IEDM）
一般来说，电源管理系统包含低压控制回路与高压功率回路。GaN 互补逻辑电路将在电源管理系统的低压控制回路中发挥重要作用，而高压晶体管则在高压功率回路中起到关键作用。
总体来说，该课题组在 IEDM 大会报道的这两项研究均旨在提升电力能源的使用效率和相关电力管理系统的功率密度。
（来源：魏进）
魏进本科毕业于中山大学，随后，分别在电子科技大学和香港科技大学获得硕士和博士学位。博士毕业后，曾任职于氮化镓芯片制造公司英诺赛科，之后回到香港科技大学进行博士后研究，并继续担任研究助理教授。
2020 年，他加入北京大学担任研究员。目前，其课题组专注于 GaN 基芯片的可靠性物理研究，这是新材料新技术得以实用化的重要步骤。同时，他们也在探索 GaN 异质结材料更多奇特的物理特性，致力于开发传统硅半导体难以实现的新型半导体器件。
魏进表示，在工业界的工作经历对他产生了深远影响，使其能够敏锐地捕捉到具有应用价值的技术难题。但他也意识到这是一把“双刃剑”：“过于注重终端应用价值可能也会限制想象力。因此，我在努力掌握这二者之间的平衡。”
近年来，该课题组在 GaN 集成技术和可靠性技术方面取得了多项突破（DeepTech 此前报道：攻克氮化镓功率器件近 30 年难题：北大团队研发超低动态电阻氮化镓高压器件，耐压能力大于 6500V），例如其所提出的“GaN 器件动态阈值电压理论”已经成为该领域广泛接受的概念 [3]。此外，该团队在集成技术方面的相关研究，解决了 All-GaN 集成芯片的关键技术挑战。
目前，GaN 芯片的主要应用场景局限在消费类电子领域。未来，该团队希望突破对 GaN 芯片可靠性物理的理解，推动 GaN 芯片进入到 AI 服务器、汽车、工业电子、机器人、无人机和电力传输等领域。这不仅有望显著提升电力能源的效率，还将助力推动电子电气设备的微型化发展。
参考资料：
1.T. Li, J. Wei, J. Cui, J. Yang, J. Yu, S. Liu, H. Chang, Y. Lao, H. Yang, X. Yang, J. Wang, X. Liu, Y. Wang, M. Wang, and B. Shen,Polarization Enhanced GaN Complementary Logic Circuits with Short Propagation Delay. IEDM, San Francisco, CA, USA, 2024, sec. 16-1.
2.J. Yang, J. Yu, J. Cui, S. Liu, H. Chang, Y. Lao, H. Yang, T. Li, X. Yang, J. Wang, X. Liu, Y. Wang, M. Wang, B. Shen, and J. Wei,10-kV E-mode GaN Lateral Superjunction Transistor. IEDM, San Francisco, CA, USA, 2024, sec. 25-3.
3.J. Wei, R. Xie, H. Xu, H. Wang, Y. Wang, M. Hua, K. Zhong, G. Tang, J. He, M. Zhang, and K. J. Chen, Charge storage mechanism of drain induced dynamic threshold voltage shift in p-GaN gate HEMTs.IEEE Electron Device Letters, 40, 4, 526-529, 2019.
4.https://news.metal.com/newscontent/102658554/-musk-discusses-the-ai-industry-power-shortage-is-imminent-and-developing-clean-energy-generation-is-a-way-out
5.https://newatlas.com/technology/elon-musk-ai/
运营/排版：何晨龙
